Western digital najavljuje risc swerv procesor

Western Digital surađuje s RISC-V Open Instruction Set Architecture (ISA), pri čemu svatko može proizvesti dizajn procesora, a da ništa ne plati tantijemom ili licencnim naknadama. Konačno je najavio SweRV RISC-V procesor s licencom Open Source.

Novi SweRV RISC-V procesor s licencom Open Source

U 2017. tvrtka je obećala prebaciti se na RISC-V u svojim proizvodima za obradu skladištenja, s ciljem isporuke milijardu jezgara u sljedeće dvije godine. Nvidia je također započela s prelaskom iz vlastitih jezgara u RISC-V kako bi pokrenula ulaz / izlaz na svojim grafičkim proizvodima, Rambus koristi RISC-V za sigurnosne dijelove, a čak je pronašao svoj put i do SSD kontrolera.

Preporučujemo čitanje našeg članka o sustavu Windows 10 ARM kako bi 64-bitne aplikacije mogli samostalno pokretati

Jezgra samog SweRV-a dvosmjerna je superkalarna implementacija 32-bitne varijante ISA RISC-V, koja sadrži deveterostupanjski cjevovod sposoban za učitavanje višestrukih uputa, za istovremeno izvršavanje po redu. Trenutno raspoređen na 28nm CMOS procesnom čvoru, kernel radi na 1, 8GHz i postiže procijenjeni propust od 4, 9 CoreMarks po megahercu.

Western Digital potvrdio je da planira ne samo koristiti SweRV u vlastitim proizvodima, već i lansirati ga pod licencom otvorenog koda. To je već učinila s dvije potporne tehnologije: SweRV Instruction Set Simulator (ISS), putem kojih dionici mogu testirati kernel; i OmniXtend, koji implementira dosljednu memoriju keša preko Ethernet tkanine, usredotočujući se na sve, od CPU-a do GPU-a i koprocesora strojnog učenja.

SweRV će se predstaviti u prvom kvartalu 2019. godine, potvrdio je Western Digital. Što mislite o najavi ovog SweRV RISC-V procesora s licencom Open Source?

Techpowerup font